Университет Тохоку и NIST показали спинтронный p-бит на кремниевом CMOS-чипе

Группа Университета Тохоку и Национального института стандартов и технологий США продемонстрировала спинтронный вероятностный бит, монолитно интегрированный с 130-нм CMOS на кремниевом чипе. Элемент использует случайные флуктуации сверхпарамагнитного туннельного перехода и рассматривается как базовая ячейка вероятностных компьютеров для оптимизационных задач и машинного обучения.

Японский Университет Тохоку и Национальный институт стандартов и технологий США (NIST) сообщили о демонстрации спинтронного вероятностного бита (p-bit), изготовленного на кремниевом чипе с применением процессов полупроводникового производства. Результаты опубликованы в IEEE Electron Device Letters; статья называется 130-nm CMOS-integrated superparamagnetic tunnel junction-based p-bit.

p-bit — элемент вероятностных вычислений, который не хранит устойчивое значение 0 или 1, а стохастически переключается между состояниями. В такой схеме долей времени в каждом состоянии можно управлять входным напряжением, что важно для аппаратного перебора и выборки состояний в задачах комбинаторной оптимизации и машинного обучения.

Транзисторы и нижние межсоединения тестового чипа были изготовлены по 130-нм CMOS-процессу SkyWater Technology, после чего в Университете Тохоку добавили сверхпарамагнитные наноустройства и верхние электроды. Исследователи проверили две ключевые характеристики p-bit: случайные флуктуации выходного напряжения и управляемость усредненного выхода входным напряжением.

Практическое значение работы — в переходе от прототипов, где магнитные элементы и управляющая электроника соединялись внешними связями, к монолитной интеграции spintronics/CMOS. Для масштабируемых вероятностных компьютеров это базовое требование, но до промышленного применения технологии еще предстоит решить задачи проектирования схем, стабильности параметров и масштабирования числа p-битов.