Рисунок 17. Унифицированная архитектура асинхронного теста