Исследователи из Стэнфордского университета (США) предложили технологию создания «многоэтажных» компьютерных чипов, которые в перспективе обеспечат существенное увеличение производительности при одновременном сокращении энергии по сравнению с современными процессорами.
Суть идеи заключается в том, чтобы перейти от планарных микросхем к многоярусным чипам, в которых слои памяти и логики будут располагаться друг над другом. Для передачи информации при этом будут использоваться тысячи электронных «лифтов» наноуровневого масштаба, пронизывающих слои микрочипа. Такая конструкция позволит многократно сократить время обмена информацией между памятью и логикой и радикально снизить потребление энергии.
Учёные предлагают задействовать при создании «многоэтажных» чипов последние достижения IT-отрасли. Речь идёт о транзисторах на основе углеродных нанотрубок и энергонезависимой памяти нового типа. В качестве последней может применяться резистивная память с произвольным доступом (RRAM), которая способна обеспечивать примерно такое же быстродействие, что и DRAM, оставаясь при этом энергонезависимой.
Исследователи уже создали прототип «многоэтажного» чипа с четырьмя слоями: верхний и нижний ярусы содержат логику, два центральных — ячейки памяти. При этом, подчёркивают учёные, теоретически могут быть сформированы изделия, насчитывающие до ста слоёв.
