3.1. Организация мультипроцессорной обработки

Симметричная мультипроцессорная архитектура позволяет динамически распределять нагрузку и допускает параллельное выполнение прикладных заданий на нескольких процессорах. Однако разработка RM600 не ограничилась исключительно интеграцией процессора R10000. Требовалось гарантировать, что возможности процессора могут быть прямо обращены в производительность коммерческих прикладных программ. Для этого архитектура системы была оптимизирована. В серверах RM600 E пропускная способность системы, реализованная с помощью двухуровневой архитектуры в моделях RM600 320/420 и 620/720, была существенно увеличена. Четыре процессора R10000 взаимодействуют на плате посредством кластерной шины. Операции доступа каждого из четырех процессоров выполняются параллельно без каких-либо взаимных помех. Отсутствует необходимость обращения к системной шине, что имело место в предшествующих моделях, если только не требуется взаимодействие за пределами одной платы. В результате архитектура двухуровневой шины дает агрегатированную пропускную способность шины свыше 1,07 Гбайт/с.

Процессорная плата. Одна процессорная плата поддерживает работу до 4 дочерних плат с процессорами R10000. Эти дочерние платы могут устанавливаться в систему даже на месте эксплуатации. Процессорная плата RM600 E30/E70 включает основную локальную память, емкость которой может быть расширена до 4 Гбайт с приращением по 64/256 Мбайт, независимо от числа процессоров. Процессорная плата имеет двухшинную архитектуру (рис.2):

• кластерная процессорная шина (CPbus - Claster Processor Bus) обеспечивает связь 4 процессоров R10000 с памятью;
• синхронная конвейерная шина (SPbus - Synchronous Pipelined Bus), управляет всеми "межплатными" транзакциями и всем трафиком ввода/вывода.

Рисунок 2. Процессорная плата RM600 E30/E70

Дочерняя процессорная плата. Каждая дочерняя процессорная плата содержит один RISC-процессор и кэш-память второго уровня (SLC) емкостью 4 Мбайт в E30 и 8 Мбайт в E70. SLC использует технологию обратного копирования в память и корректирующие ошибки коды (ECC).

Процессор MIPS R10000. R10000 [3] представляет собой 64-битовый RISC-процессор с тактовой частотой 250 Мгц. R10000 реализует суперскалярную обработку и включает 2 блока целочисленной арифметики, 2 блока арифметики с плавающей точкой, устройство управления памятью, кэш-память первого уровня емкостью по 32 Кбайт для команд и данных, с контролем четности и контроллер кэш-памяти второго уровня